生成AIでニーズが増大する半導体パッケージ技術

そもそも半導体パッケージ基板とは

半導体パッケージ基板とは、半導体チップと配線板（PCB）の間で電気信号を伝達するために使用される部品です。主にリードフレーム型と積層基板型の2種類があり、リードフレーム型はワイヤーボンドでチップと接続し、主にパワーデバイスに使用されます。

一方、積層基板型は、フリップチップ実装を用い高密度化と多ピン化を可能にするもので、システムLSIの実装に適しています。

半導体パッケージ基板は高性能化、小型化、多機能化に対応できるため、現代のスマートフォンや高性能コンピューティングに欠かせない技術となっています。

従来の半導体の微細化による性能向上が限界に近づく中、半導体の先端パッケージング技術が新たな競争軸となっています。

特に、複数のチップを組み合わせて巨大なチップのように扱う「チップレット集積」や2.5次元・3次元実装などの技術が重視されるようになってきました。

主な成長の要因として、生成AI、高性能コンピューティング、次世代高速通信システムなどの需要増加が挙げられます。

これらの技術は、従来の半導体の微細化だけでは対応しきれない高性能化要求に応えられるとして期待されており、今後も市場が拡大すると予測されています。

次世代半導体パッケージ技術には、チップを高集積化するためのHBM（High Bandwidth Memory）規格や複数のメモリチップを積層するためのTSV（Through Silicon Via）技術が重要です。

HBMとTSVによってメモリはSiインターポーザでプロセッサと接続され、高速な情報伝達を可能にします。

他にも高速化と高集積化を進めるために、以下のような要素技術があります。

2.xD実装とは、インターポーザを用いて複数の半導体チップを並列に配置し接続する技術のことです。2.xD実装を用いたパッケージ技術は、2.xDパッケージと呼ばれます。

大規模な回路を複数の小さなチップに分割し、インターポーザに搭載して1パッケージに収める方法です。プロセッサとその他のチップを組み合わせることで、様々な仕様を生み出せる利点があります。

半導体チップとプリント配線基板を大規模に接続する技術です。ウエハ上に再配線層（RDL）を形成して、チップの外側まで端子を広げます。

※参照元：RESONAC「【徹底解説】最先端の次世代半導体パッケージ、材料および基板の技術動向」
（https://www.resonac.com/jp/solution/tech/next-gen-semiconductor-packages.html）