チップレットとヘテロジニアスインテグレーションについて

チップレットとヘテロジニアスインテグレーションの違い

複数のチップを1つのパッケージにまとめる「ヘテロジニアスインテグレーション（異種チップ集積）」の注目度が高まっています。ちなみにヘテロジニアスインテグレーションに似た言葉として、「チップレット」というものもあり。

IEEE（米国電気電子学会）の定義によれば、チップレットが半導体チップを個片化する技術や個片化された小さなチップそのものを指すのに対し、ヘテロジニアスインテグレーションは異種チップを1つのパッケージにまとめる技術を意味しています。

チップレットとは

チップレットとは、これまで1チップに集積していた大規模な回路をあえて複数の小さなチップに個片化させる技術のことです。または、個片化した小さなチップそのものを指します。

チップレットが新たな技術として注目されている理由は、半導体プロセスの微細化による性能向上に陰りが見えてきているため。半導体チップはこれまで素子や回路の配線幅を微細化することにより、高性能化や多機能化などを図ってきました。ところが半導体の微細加工技術の高度化が進むにつれ、製造時の歩留まりを高めることが難しくなってきています。

微細加工できたとしてもわずかな良品しか作れず、半導体ビジネスとして成立しない例も出てきているとのことです。

チップ面積が大きくなるほど不良チップの生まれる頻度が高くなり、歩留りが下がってしまいます。また、不良が発生したのがチップの一部だけだとしても、チップ全体が不良扱いになってしまう点も重要な問題です。チップ面積を大きくして無理に大規模回路を一括形成するよりも、チップレットを導入して良品のチップだけを寄せ集めて大規模回路を形成するほうが回路全体の歩留まりを向上できるというメリットがあります。

また、これまで大規模な回路を1チップ化した最先端半導体チップは、チップ上の集積する回路をすべて最先端技術で作る必要がありました。ただ、回路のなかには性能をそこまで求めない部分も多く、そうした回路まで最先端技術で作ってしまうことで高コスト化と歩留り低下を招いてしまうことも。大規模回路を複数の小さなチップに個片化させるチップレットなら、回路に適した製造技術で作れ、高性能化・多機能化・低コスト化を実現できる可能性があります。

ヘテロジニアスインテグレーションとは

ヘテロジニアスインテグレーション（異種チップ集積）は、製造プロセスの世代や機能が異なるチップレットをブロックのように組み合わせ、大規模回路を1つのパッケージに収める技術のことです。

米国の半導体研究コンソーシアムSemiconductor Research Corporation（SRC）は、2023年10月に微細化に代わる新たな半導体ロードマップを発表。そのロードマップでは、今後の半導体の技術発展を引っ張る存在としてヘテロジニアスインテグレーション（異種チップ集積）をあげています。

ヘテロジニアスインテグレーション（異種チップ集積）が注目されている理由は、チップレットの活用によって高性能化・多機能化・低コスト化を図れるため。さらに微細化に代わる新たな技術として、半導体業界が抱えている最先端の半導体の製造にかかるコストや処理すべきデータ量の大幅な増加といった課題を打開できる可能性も秘めています。

韓国のサムスン電子や米インテルもヘテロジニアスインテグレーションに乗り出しており、半導体業界全体を巻き込む一大潮流が生まれています。